Weekly Digest 31

Themen, die wir verfolgen

China startet die Produktion eigener Immersions-DUV-Maschinen

Quelle: Reuters — China starts production of home-grown immersion DUV chipmaking tools, source says

China hat mit der Produktion seiner ersten im Inland entwickelten Immersions-DUV-Lithografiemaschinen begonnen. Laut Reuters führt die 2023 gegründete staatliche Shanghai Aishengna Electronic Technology Group das Vorhaben an. Aishengna hat Teams von Yuliangsheng und Shanghai Micro Electronics Equipment übernommen, zwei der chinesischen Lithografieprogramme. Das Unternehmen plant Berichten zufolge rund fünf Maschinen im Jahr 2026 und 20 im Jahr 2027; die ersten Systeme sollen an SMIC, Hua Hong und den Speicherhersteller CXMT gehen.

Der Bericht schickte die ASML-Aktie um 8 % nach unten — eine Überreaktion des Marktes, der die Schlagzeile für bare Münze nimmt. Für die Fertigung fortschrittlicher Chips ist China weiterhin auf ausländische Lithografiemaschinen angewiesen, und das bleibt der größte Engpass beim Hochfahren von Kapazität auf fortschrittlichen Nodes. Die Scanner sind aber nur ein Teil des Equipment-Stacks der Halbleiterfertigung. Eine Fab braucht außerdem Anlagen für Deposition, Ätzen, Ionenimplantation, Reinigung, Metrologie und Inspektion, von denen vieles ebenfalls Exportbeschränkungen unterliegt.

In den fortschrittlichsten Fabs in den USA, Taiwan und Südkorea kommen für die Fertigung auf fortschrittlichen Nodes sowohl EUV als auch Immersions-DUV zum Einsatz. Bei EUV hat ASML ein vollständiges Monopol, bei Immersions-DUV ein Quasi-Monopol. China durfte EUV-Systeme nie importieren und darf inzwischen auch mehrere der fortschrittlichsten Immersions-DUV-Modelle von ASML nicht mehr kaufen.

China hat gezeigt, dass es mit importierten ASML-Immersions-DUV-Maschinen und aufwendigem Multipatterning Chips der 7-nm-Klasse herstellen kann. Wirtschaftlich ist dieser Weg allerdings deutlich unattraktiver als eine EUV-basierte Fertigung. Frühere Branchenschätzungen gingen davon aus, dass die 5-nm- und 7-nm-Prozesse von SMIC 40–50 % teurer sein könnten als eine vergleichbare Fertigung bei TSMC, wobei die berichteten Ausbeuten einzelner 7-nm-Produkte bei einem Drittel des TSMC-Niveaus lagen.

Auf Basis dieser Nachricht haben wir unseren Zeitplan für heimisches chinesisches Immersions-DUV leicht vorgezogen, rechnen aber nur mit begrenzt zusätzlicher Kapazität auf fortschrittlichen Nodes. Sollte Aishengna 2026 funktionsfähige Maschinen ausliefern und sie im Lauf des Jahres 2027 qualifizieren, könnten sie zunächst bei 28 nm und anderen vergleichsweise reifen Prozessknoten nützlich werden. Auf die Kapazität unterhalb von 10 nm dürfte sich das erst später auswirken.

Die Fertigung auf fortschrittlichen Nodes verlangt eine deutlich engere Overlay-Genauigkeit, bessere Stage-Steuerung, hochwertigere Optik, ausgefeiltere Computational Lithography und einen gesamten Prozessfluss, der auf den Scanner abgestimmt ist. Frühere Berichte legten nahe, dass die Integration in Produktionslinien 2027 beginnen könnte, während eine wirklich heimische Fertigung unterhalb von 10 nm noch mehrere Jahre entfernt sein dürfte.

Dass China einen seiner größten technologischen Engpässe beseitigen will, überrascht nicht. Der Reuters-Bericht stützt sich allerdings auf anonyme Quellen; die Maschinen müssen weiter getestet werden und liegen noch weit hinter den Systemen von ASML. Zur Einordnung: ASML lieferte seine ersten EUV-Prototypen 2006 aus, in die Serienfertigung kam die Technologie aber erst 2019. Immersions-DUV ist weniger komplex, doch auch hier dürfte zwischen einer frühen Maschine und ihrem zuverlässigen Betrieb im kommerziellen Maßstab geraume Zeit vergehen.

Nvidias Wette auf das Open-Weight-Ökosystem

Quelle: The Information — Nvidia's Bet on Reflection, the Open-Source AI Startup Now Playing Catch-Up

The Information hat berichtet, wie Reflection AI zunehmend hinterherläuft, während chinesische Labore immer leistungsfähigere offene Modelle veröffentlichen. Reflection wurde 2024 von den früheren Google-DeepMind-Forschern Misha Laskin und Ioannis Antonoglou gegründet. Zunächst konzentrierte sich das Unternehmen auf autonomes Software-Engineering, bevor es seine Ambitionen auf den Bau offener Frontier-Foundation-Modelle ausweitete. Seither hat es Milliarden Dollar eingesammelt, Compute-Verträge im Milliardenbereich unterzeichnet und sich als amerikanische Alternative zur wachsenden Welle chinesischer offener Modelle positioniert.

Nvidia hat in Reflection investiert und setzt auch darüber hinaus stark auf das Open-Weight-Ökosystem. Der Konzern hat Ilya Sutskevers Safe Superintelligence (SSI) 5 Mrd. Dollar zugesagt, mit Nemotron eine eigene Familie offener Modelle gestartet und zuletzt die Nemotron Coalition angekündigt, die Unternehmen wie Mistral, Perplexity, Reflection und Cursor zusammenbringt, um offene Frontier-Modelle zu entwickeln. Vergangene Woche setzte Jensen Huang zudem seinen ersten Post auf X ab, um einen Branchenbrief gegen Beschränkungen für Open-Weight-Modelle zu teilen. Der Brief argumentiert, offene Modelle stärkten die Cybersicherheit, beschleunigten Innovation und erlaubten Unternehmen und Regierungen, KI-Systeme zu bauen, ohne vollständig von einer Handvoll geschlossener Anbieter abzuhängen.

Anbieter geschlossener Modelle wie Anthropic, Google und OpenAI erzeugen enorme Nachfrage nach Nvidia-GPUs, direkt oder über ihre Cloud-Partner. Doch je größer diese Labore werden, desto stärker wächst ihr Anreiz zur vertikalen Integration. Google trainiert Gemini vor allem auf eigenen TPUs. Amazon entwickelt Trainium und investiert zugleich massiv in Anthropic. OpenAI hat sich mit Broadcom für einen eigenen Inferenzchip zusammengetan, und eine breitere Verschiebung hin zu kundenspezifischem Inferenz-Silizium ist bereits im Gange.

Kundenspezifisches Silizium mag die Abhängigkeit der Labore von Nvidia verringern, es erlaubt ihnen aber nicht, die deutlich höhere Marge selbst zu vereinnahmen. Nvidia wies im jüngsten Quartal eine Bruttomarge von rund 75 % aus, Broadcoms konsolidierte Bruttomarge lag bei etwa 69 %. Broadcom weist die Marge des Geschäfts mit kundenspezifischen KI-Chips nicht gesondert aus, doch als Chipdesigner und Lieferant vereinnahmt das Unternehmen weiterhin einen erheblichen Teil der Wertschöpfung. Der eigentliche Vorteil liegt im engeren Hardware-Software-Co-Design. Ein Chip, der um eine bestimmte Modellarchitektur und einen bestimmten Inferenz-Workload herum entworfen ist, kann mehr Leistung zu geringeren Kosten liefern als ein Allzweck-Beschleuniger.

Die Mietpreise für Hopper-GPUs der älteren Generation sind hoch geblieben, und Hopper trägt weiterhin einen großen Teil der Inferenz-Workloads, auch während Blackwell und neuere Generationen in den Markt kommen. Das rasche Wachstum der Inferenznachfrage, verstärkt durch sinkende Kosten je Token, könnte die wirtschaftliche Nutzungsdauer dieser GPUs über das ursprünglich Erwartete hinaus verlängern. Zudem behält Nvidia einen Vorteil über Software wie TensorRT-LLM, die für die Optimierung produktiver Inferenz auf seiner Hardware weit verbreitet bleibt.

Nvidia könnte Nemotron auch aggressiver verfolgen und versuchen, direkt an der Modellfront zu konkurrieren. Das hieße derzeit allerdings, einigen der größten eigenen Kunden Konkurrenz zu machen und in ein Geschäft vorzustoßen, dessen Ökonomie weniger attraktiv ist als der Verkauf der Infrastruktur. Vorerst fährt Nvidia besser damit, ein breites Modell-Ökosystem zu stützen. Diese Rechnung könnte sich ändern, wenn es den größten Laboren besser gelingt, ihre Abhängigkeit von Nvidia-Hardware zu verringern.

Jensen wirbt seit Langem für das, was er „souveräne KI“ nennt — Länder, die eigene Rechenkapazität aufbauen, statt für den Zugang zu Intelligenz vollständig auf ausländische Anbieter zu setzen. Zuletzt haben Nvidia und Palantir ein ähnliches Argument auf Unternehmen übertragen. Firmen sollten für den Zugang zu Modellen, Daten und Inferenz-Infrastruktur nicht vollständig von einer Handvoll Frontier-Labore abhängen. Die meisten Unternehmen werden nicht über die technische Expertise verfügen, eigene Modelle zu trainieren oder zu betreiben. Das macht Palantirs Position teilweise eigennützig, als Versuch, das eigene kommerzielle Angebot zu stärken. Das zugrunde liegende Argument stimmt allerdings: Je tiefer Modelle in die Unternehmensabläufe eingebettet werden, desto größer werden die Risiken bei Preisen, Verfügbarkeit und Data Governance, die aus der Abhängigkeit von einem einzigen externen Modellanbieter erwachsen.

Nvidias ideales Ergebnis ist ein Markt, in dem kein einzelnes Unternehmen die Modellebene kontrolliert. Je wettbewerbsintensiver und fragmentierter das Ökosystem wird, desto größer ist der Markt für die Infrastruktur darunter.

TSMC erweitert seine Packaging-Roadmap

Quelle: The Information — TSMC Develops AI Chip Packaging Tech to Counter Intel

Diese Woche wurde berichtet, dass TSMC eine neue Advanced-Packaging-Architektur entwickelt, die direkter mit Intels EMIB-Technologie konkurrieren soll. Dem Bericht zufolge prüft Nvidia Intels Packaging für einen künftigen KI-Prozessor, während Google es für kommende TPU-Generationen in Betracht zieht. TSMC arbeitet Berichten zufolge mit dem Substrathersteller Kinsus an einer konkurrierenden Lösung.

Advanced Packaging vereint mehrere Compute-Dies, HBM-Stacks und I/O-Dies in einem einzigen Package. Da Beschleuniger weiter über das Reticle-Limit hinauswachsen, bestimmt die Package-Architektur Speicherkapazität, Bandbreite, Ausbeute, Fertigungskosten und letztlich die Systemleistung.

Mit CoWoS bleibt TSMC klarer Marktführer und baut die Kapazität weiter aus. Intels EMIB ersetzt den großen Silizium-Interposer des klassischen CoWoS durch kleinere eingebettete Silizium-Brücken und senkt so den Siliziumbedarf bestimmter Package-Designs. Besonders attraktiv ist die Architektur, weil die Packages immer größer werden.

Mit CoWoS-L bietet TSMC bereits eine Variante an, die ebenfalls lokale Silizium-Brücken nutzt. Der Unterschied ist, dass Intel die Brücken direkt in das Package-Substrat einbettet statt in eine separate Redistribution Layer. Das berichtete Projekt zielt offenbar darauf, genau diese architektonische Lücke zu schließen, und nicht darauf, TSMCs Packaging-Strategie grundlegend zu ändern.

Advanced Packaging eröffnet Intel einen glaubwürdigeren Weg in die KI-Lieferkette als der Versuch, TSMC die Waferfertigung auf führenden Nodes abzunehmen. Kunden können ihre Logik-Dies weiterhin bei TSMC fertigen lassen und das Packaging an Intel auslagern. TSMC hat die CoWoS-Ausbringung aggressiv erhöht, doch die Nachfrage übersteigt das Angebot weiterhin, und Nvidia hat sich einen großen Teil der verfügbaren Kapazität gesichert. Google und andere Entwickler kundenspezifischer Chips suchen deshalb nach einer zweiten Packaging-Quelle, wenn sie die Produktion hochfahren wollen, ohne vollständig von TSMCs Allokationsentscheidungen abzuhängen.

Intels EMIB-T-Architektur der nächsten Generation ergänzt die eingebetteten Brücken um Through-Silicon-Vias und Kondensatoren, sodass die Brücken Signale mit hoher Dichte führen und zugleich die Stromversorgung verbessern können. Intel gibt an, den DC-Spannungsabfall damit um 68–80 % zu senken, was für HBM4E wichtig ist, das die Zahl der I/O-Verbindungen verdoppelt und zusätzliche Spannungsschienen benötigt. Intel hat die Technologie bereits bei engeren Bump-Pitches validiert und peilt die Qualifizierung auf 4,5-Reticle-Packages bis Ende 2026 an.

Dass TSMC eine Architektur mit substrateingebetteten Brücken nachlegt, ist womöglich eine Reaktion darauf. Künftige KI-Packages müssen mehr Compute-Dies und HBM-Stacks anbinden und mit Strom versorgen, ohne einen durchgehenden Interposer über das gesamte Package zu skalieren. Viele der nötigen Technologien hat TSMC mit CoWoS-L und seiner Roadmap für aktive lokale Interconnects bereits im Portfolio. Das berichtete Kinsus-Projekt würde diese Fähigkeiten in einer Package-Struktur bündeln, die EMIB-T näher kommt.

Gesehen auf X

Weitere interessante Geschichten

• Financial Times: In praise of deadlines
• Cosmos Institute: We Gave a Village Personal AI Agents. Here's What Happened
• Reuters: US signs letters of intent worth $874 million to boost semiconductor research
• The Information: Why Data Labeling Startups Are Paying HVAC Companies $150,000 For Data
• The New York Times: Larry Ellison Bet It All on the A.I. Boom. Will He Be the Face of the A.I. Bubble?